大模型训练需要极高的算力密度、极快的芯片间互联带宽、极大的显存容量，7nm以下先进制程是训练芯片的标配，而这恰恰是中国半导体产业链的短板。

硬着头皮去做训练芯片，很可能落到设计得出来、造不出来的尴尬地步。推理就不一样，它对单芯片算力峰值的要求低于训练，更看重能效比、延迟稳定性与成本控制，中高端制程即可满足，国内晶圆厂的成熟工艺产能有更大的发挥空间。